脉冲电路设计

❶ 设计一个每隔12S产生一个脉冲的定时脉冲电路图 要有原理图及设计梯形图

你好！
产生的这个脉冲宽度可能是不足一秒，
如有疑问，请追问。

❷ 设计一个将10khz的脉冲信号分成8个10khz脉冲信号的电路

电路中应有,计数器,显示驱动器,分频器,振荡电路,触发器.最好用CMOS电路,符合脉冲频专率求.10KHZ 计数器属5片就可.测量数据显示3秒以上是指显示时间.频率计测量频率测量时间,一般分几挡,如0.1秒, 1秒等,用1秒的时候多,如测量时间用1秒

❸ 设计产生一个无抖动的单次脉冲电路，

很简单啊，用555搭一个单稳态电路就可以了，参考下图：

答题不易，如有帮助请采纳，谢谢！！

❹ 跪求电子设计高手，帮忙设计一个秒脉冲信号发生电路

网上有个现成的

❺ 关于脉冲电路的设计问题

呵呵，既然是做产品，就该招聘这方面的人才啦，这个成本也想省啊；
看来，又是想做什么电疗仪骗钱的了；

❻ 脉冲电路设计！！！急

脉冲电路设计什么时间要呢，，没有问题的。

❼ 12V有源秒脉冲发生电路设计，急问！

这个电路的最大问题就是Q4～Q13不能通过0欧电阻联起来，因为这样接是频谱合成，你把R104～R113去除即可实现预期功能。

❽ 单正脉冲电路设计

脉冲信号，除了脉冲间隔，还有脉冲宽度，两者相加就是脉冲信号的周期；
另外，你可知道毫秒级、微秒级相差好远的，你给的参数太笼统了；
你还是直接说说，要这些脉冲信号来做什么吧；

❾ 使用74HC192完成脉冲计数电路设计

假设第一片74HC192为A，它的功能是对个位进行计数；第二片74HC192为B，它的功能是对十位进行计数。计数器的连接方法为，A的TCD端接在B的DN端上。B的置数端D0..D3接为D0,D1接电源即高电平，D3,D4接地。A,B的PL端接一起，接出来，接在一个单刀双掷开关S的公共端上；然后S常闭的那端接一个1K的电阻，电阻的另一端接地；然后S的常开开关接电源嘛。 使用一个与非门，一个输入端接脉冲，另一个输入端接在B的TCD上，与非门的输入接在A的DN端上。好了 设计完成了。工作原理为：
当S未按下时，A,B的PL端为低电平，计数器执行置数工作，此时即使有脉冲输入，计数器也不会计数。此时B的TCD端为高电平吧（刚刚都说了，这个端子为低电平有效，现在为无效态，是不是输出端就为高电平呢），与非门打开，现在脉冲就是通过的。此时3这个数字已经置到计数器的Q端了。
当S按下时，A,B的PL端为高电平，而B的TCD仍然为高电平，与门打开。脉冲通过的，此时计数器开始计数。当计数器计数到”00“时，B向外借位，那么TCD立即变为低电平，与此同时因为TCD接在与非门上的，那么马上封锁与非门，脉冲不能通过。计数器就一直显示"00"。 因为计数器的延迟为NS级，远远小于1S，所以使得TCD由高电平变为低电平这段时间，没有脉冲通过。
当要第2次计数时，再按下S，74HC192再进入置数状态，再按下就进入计数状态。
这样设计就少了一个复位端吧 呵呵 不过如果你觉得使用单刀双掷开关不方便，想用轻触开关启动计数，那么可以这样设计。
使用带清零端的触发器, 如带清零端的JK触发器，有个低电平有效的"R"端，当你给个低电平时，就使JK触发器初始为Q为0 Q非为1。
一般的人都用 与门达到封锁目的，我个人认为用与非门好些哦，当你在这个设计上加上加计数功能的话，如果你使用与门的话，那问题就出来哦，你会发现当打开电源开关的时候，在你的想象中计数器应该是“00”是么 ，其实不是的而是“90”，于是你可能苦思冥想半天也搞不清楚了吧 呵呵 我告诉你嘛 仔细看192的真值表嘛 有一行内容为“MR=0 PL=1 DN=1 UP=1 结果为NO CHANGGE。”为题就出在这里。当你使用两个与门封锁的时候 未按下时与门输出为'0' 此时计数器的TCD自动借位，于是你就看到了“90”的现象。使用与非门时 计数器没工作时就处于"NO CHANGGE"状态。