ip核设计

1. 什么是IP核求答案

IP( Intellectual Property )
，是那些己验证的、可重利用的、具有某种确定功能的IC模块。分为软
IP (soft IP core )、固IP (firm IP core)和硬IP (hard IP core )
。软IP是用某种高级语言来描述功能块的行为，但是并不涉及用什么电路和电路元件实现这些行为。固IP除了完成软IP所有的设计外，还完成了门电路级综合和时序仿真等设计环节，一般以门电路级网表形式提交用户使用。硬IP则是完成了综合的功能块，已有固定的拓扑布局和具体工艺，并己经经过工艺验证，具有可保证的性能。设计深度愈深，后续工序所需要做的事情就越少，但是灵活性也就越小。
从20世纪90年代至今，IC设计能力正在发生一次质的飞跃，即由ASIC设计方法向SoC设计方法转变。SoC设计方法使IC设计开始进一步分工细化，出现了IP设计和SoC系统设计。在近些年全球IC市场低迷的情况下，IP是不多的亮点之一。其实可以把IP理解为一颗ASIC，以前是ASIC做好以后供人家在PCB上使用，现在是IP做好以后让人家集成在更大的芯片里。
集成电路发展到超大规模阶段后，芯片中凝聚的知识已经高度浓缩。以奔腾微处理器为例，其所承载的晶体管已多达960万个，如果芯片设计依旧基于单个的晶体管而不是基于IP的物理级设计，永远也不会有奔腾问世。
常用的IP内核模块有各种不同的CPU(32/64位CISC/RISC结构的CPU或8/16位微控制器/单片机，如8051等)、32/64位DSP （如320C30）、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、标准接口、网络单元、编译器、编码/解码器和模拟器件模块等。丰富的IP内核模块库为快速地设计专用集成电路和单片系统以及尽快占领市场提供了基本保证。
IP的主要来源
传统IDM公司或Fabless设计公司在多年的芯片设计中往往有自身的技术专长，如Intel的处理器技术、TI的DSP技术、Motorola的嵌入式 MCU技术、Trident的Graphics技术等。这些技术成功地开发了系列芯片，并在产品系列发展过程中确立了设计重用的原则，一些成功设计成果的可重用部分经多次验证和完善形成了IP。这些IP往往是硬核，如果这类硬核作为可提供给其他芯片设计公司使用的IP，就成了商品化的IP。
Foundry 厂商是没有自身芯片产品的芯片代加工厂，但Foundry厂商为了吸引更多的芯片设计公司投片，往往设立后端设计队伍，来配合后端设计能力较弱的芯片设计公司开展布局布线工作。这支设计队伍也积累了一定的芯片设计经验，并积累了少量的IP(主要是Memory、EEPROM和FlashMemory等)，这些IP可以被需要集成或愿意在该Foundry流片的公司采用。
此外，IP专职供应商与主要的Foundry厂商有长期的合作关系，经过投片验证的IP可由Foundry厂向用户提供，IP专职供应商从中提取一定利润。但对国内用户而言，因为这类Foundry多在我国台湾省，缺乏在本地的支持，可能有远水不解近渴之忧。
这是20世纪90年代中期兴起的，迎接SoC时代到来的设计公司。这类公司的特点是已经认识到将自身多年积累的IP资源转化成商品的商业价值，因此，它们不仅提供已经成熟的IP，同时针对当前的技术热点、难点开发芯片设计市场急需的IP核。它们提供的IP同样有硬核、固核、软核之分，但通过与Foundry 厂合作，及时对所开发的IP核进行流片验证是IP硬核供应商的通行做法，这也是IP核及早面市的必要措施。
ARM、Motorola、MIPS是提供嵌入式MCUIP核的主要专业公司；LEDA是模拟、混合信号IP硬核的最主要供应商，它同时还针对当前通信市场的需求开发并提供宽带应用、蓝牙和光通信(SONET/SDH)的IP核。上述这些公司都是当今芯片设计行业中专业IP供应商的代表。这些专业IP供应商的业务重点是开发IP核，对于进入自身所不熟悉的地区，则往往通过与当地的芯片设计服务公司结成合作伙伴或战略联盟来实现。
在美国，EDA厂家也是提供IP资源的一个主要渠道，占到IP交易量的10%左右。主要的EDA厂商为了提供更适合SoC设计的平台，在其工具中集成了各类IP核以方便用户的 IP嵌入设计，这些IP核基本是以软核形式出现。EDA厂商也并不直接设计开发IP核，而是与一些提供IP软核的设计公司合作，提供一种集成IP核的设计环境。
由于集成的IP核多为软核，用户还要对这些软核做综合、时序分析、验证等工作，对用户的"及时上市"要求没有本质性改善，在IP核的支持、服务方面也存在诸多不便。因此，在国内的EDA厂家目前仍以经营EDA工具为主，从人员配备上讲，几乎没有提供IP资源的服务力量。
芯片设计服务公司是目前能立即向国内IC设计公司提供IP硬核的最主要途径，除了自身积累的IP外，通过与IP专业供应商的战略合作关系向国内用户提供各类 IP。芯片设计服务公司是与用户直接打交道的，它们了解市场需求的IP类型，其IP资源库中积累的往往是最实用的IP。
我国台湾省较有名的芯片设计服务公司有创意电子、智原科技等，它们除了积累了一定自己的IP硬核外，还与专业IP供应商，如ARM结成合作伙伴向用户提供更丰富的IP资源。祖国大陆的芯片设计服务公司有泰鼎(上海)，目前可为用户提供300多种IP硬核，涉及高速数字逻辑、I/O模块、模拟、混合信号、RF等领域。
目前，国内还没有像国外那种专门设计IP硬核的公司，芯片设计公司的成功设计还不能被称为IP。

2. IP核是什么

IP核，抄全称知识产权核(英语:intellectual property core)，是指某一方提供的、形式为逻辑单元、芯片设计的可重用模块。IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。[1]IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的专利证书和源代码的版权等。设计人员能够以IP核为基础进行专用集成电路或现场可编程逻辑门阵列的逻辑设计，以减少设计周期。
IP核分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描述的设计代码，可以进行后续设计;硬核是前者通过逻辑综合、布局、布线之后的一些列工艺文件，具有特定的工艺形式、物理实现方式;固核则通常介于上面两者之间，它已经通过功能验证、时序分析等过程，设计人员可以以逻辑门级网表的形式获取。

3. IP核的介绍

在集成电路的可重用设计方法学中，IP核，全称知识产权核（英语：intellectual property core），是指某内一方提供的、形式为逻辑单容元、芯片设计的可重用模块。IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。[1]IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的专利证书和源代码的版权等。设计人员能够以IP核为基础进行专用集成电路或现场可编程逻辑门阵列的逻辑设计，以减少设计周期。IP核分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描述的设计代码，可以进行后续设计；硬核是前者通过逻辑综合、布局、布线之后的一系列工艺文件，具有特定的工艺形式、物理实现方式；固核则通常介于上面两者之间，它已经通过功能验证、时序分析等过程，设计人员可以以逻辑门级网表的形式获取。

4. 通用ip核详解和设计开发 怎么样

IP的含义是Intellectual property，也就是知识产权。顾名思义就是别人做好的模块，可以在设计中直接使用。IP核分为硬核，软核，有些分类方法中还包含固核。所谓硬核就是已经完成布局布线的模块，使用时连接外部引脚即可，比如有些Soc或者FPGA中集成了这样的硬核。软核一般以网表的形式给出，使用时需要自己布局布线用于设计，当然也可能直接以源代码的形式给出，这样还需要自己综合。大名鼎鼎的ARM处理器就是由ARM公司设计，将IP核交付半导体厂商设计制作芯片的。
说到IP核的重要性，其实就是方便了设计的重用性，使得一些优秀的通用模块可以被反复利用，大大节约了设计成本和开发时间。同时出现了专门设计IP核的公司，好的IP核往往价值昂贵，从而使芯片设计产业进一步细分，提高了设计质量。
推荐你个网站，Opencores，上面有许多免费的IP核供下载使用。

5. 基于ip核的参数可调的fir滤波器设计

美国FDA matlab的用于生成系数可以看出，如果要导入的文件COE为FPGA读取FDA来生成matlab中如何生成一专个文件的设计因素属一个matlab文件，你可以在matlab中运行这个文件获得的系数，然后归一化变为16，所以它成为十六进制。 FPGA读取用于初始化是memory_initialization_radix和memory_initialization_vector，如果它不被用作像开始一个测试平台。 什么不清楚吗？

6. FPGA厂商已经提供了一些IP核，我们有必要自己再去设计吗我们自己去优化后能否更好

首先记住一句话：只有芯片厂商才最熟悉自己的芯片。
换句话说：芯片厂商设计的方案已定也是最稳定的，他们会让芯片发挥到极致。
1：问问自己对芯片结构和内部资源是否熟悉？
2：问问自己是否有比厂家IP工程师更好的设计技巧。
3：问问自己是否有信心和时间去设计一个复杂的IP，同时还要保证稳定性。
问题自然而解。
最后：资源和速度不能兼得，是由均衡的，不要追求低消耗高吞吐，背道而驰的两个参数，总要牺牲一个，在调用IP设置参数的时候实际上是在设置综合参数，你选择的功能少，自然会消耗低资源。总之有免费IP最好用免费IP。如果有经济实力就去买IP，有些公司就是专门设计IP的哦！

7. modelsim6.0能否支持xilinx ip core 开发的仿真有没有哪位高手能给指点一下IP核的设计方法万分感激！

1.没有看明白你的问题，不知道你是要自己设计ip核还是要用xilinx ip core 进行某个设计。
2.我只能告诉专你，如属果你用到了xilinx 的ip core ，如果要用modelsim进行仿真，就将相应的仿真模型从ISE的安装目录中拷贝出来。添加到modelsim的工程中。（最简单的方法就是仿真的时候提示缺什么文件就到ISE的库中搜什么文件）
3.关于IP核设计的书基本没有

8. EDA设计中用到的IP核生成器

你说的是复ALTERA的Quartus II 中的sopc builder吧？
在SOPC builder（Quartus II tools栏里制）在中添加用户自定义外设可以集成在系统IP核中，另外tools下拉栏里有MegaWizard Plug也可以生成Altera版权的用户定制IP核。通过这些ip核能生成硬件处理器，再用NIOSII IDE软件开发，最终完成设计
其他公司的FPGA芯片，比如Actel有的选型也能集成8051 8052 或ARM核上去，但不是生成的，是第三方购买移植的

9. 如何用xilinx中的IP核设计FIR滤波器

抄本人最近刚开始学习ISE，需要袭调用Xilinx IP核设计一个FIR低通滤波器，滤波器系数我是利用MATLAB的FDATool工具得到的，把系数写入coe文件，然后在ISE中调用该coe文件来设计我想要的滤波器，并通过Modelsim仿真。应该说到现在为止整个过程我已经基本上完成了，也在Modelsim上得到了仿真结果。之后为了验证结果的正确性，我又用得到的系数在MATLAB上用filter函数得到了一个结果，现在的问题是两个结果不一样，而且差距很大，这个问题困扰了我很多天了，实在想不出问题出在哪里，现望高手指点。（说明一下：在调用IP核时，ISE有一组默认的滤波器系数，21阶的，系数全是整数，我用这组系数在ISE和MATLAB上得到的结果是一样的，而我自己设计的滤波器是35阶的，而且系数全是小数，个人认为应该跟这没关系）